power-dissipation

Power Dissipation Odyssey

一旦面对尺度和复杂性的双重困难，建构论假设自然会站不住脚。大型和复杂的基本粒子集合体的行为，并不能按照少数基本粒子性质的简单外推来理解。事实上，在复杂性的每一个层次，都会有崭新的性质出现；在我看来，为理解这些新行为所进行的研究，本质上是同样基础性的。

More is Different, Philip W. Anderson

理解器件或者芯片中的功耗，可以从微观到宏观分成几个层级。从电子-声子相互作用来考虑，功耗就是电子输运过程中和晶格发生碰撞发射声子的过程；当尺度大一些，比如几百个纳米以上，连续性假设成立，一大群电子的定向运动可以被看成是电流，此时功耗可以看成是焦耳热，电场与电流的点积；当尺度再大一点，我们不再考虑一个管内部物理场的分布了，把每一个器件都当作一个黑盒，功耗用它的电阻、电容来计算，此时就可以考虑一些更高层级的问题了，比如数字芯片的低功耗设计。每高一个层级，我们都封装滤掉了某些信息，因此没法用来研究底层的某些效应，但是可以去讨论这个尺度下的新问题。底层某些效应的影响可以通过修正更高层级的某些参数来体现，比如从物理驱动的器件建模到电路仿真的紧凑模型。

当提到器件的热设计的时候，一般是处于中间的层级，因为GaN/SiC这些大部分是单独封装起来作为分立器件在电力电子、微波射频等场合使用的，即使做成集成电路，也是面对特定场合来实现某一具体功能的专用芯片，并不会构成类似CPU这种用于逻辑处理的百亿级晶体管的数字集成电路。器件这一层级，也比较好在设计层面直接实现电热协同，因为就是一颗晶体管，整个电学特性就体现在源漏栅三个端子上，不需要考虑逻辑层面的设计。IC芯片比如3D-IC这一层级的电热协同设计，可能更多指的是封装层面的，通过电路仿真得到得到整个芯片电路的功耗分布，这些分布只是一个平面上的不均匀的热源，导入传热的有限元模型中，求解温度场，适当优化一下封装布局比如硅通孔的数目和位置，堆叠的排布等，这里不存在对电路本身的改进设计。

（J. Phys. D: Appl. Phys. 2023, 56, 093001）

当提到减小芯片功耗的时候，大部分情况指的是减小CPU的功耗，因为一般是便携式电子设备会主要遇到功耗的问题，功耗分两类，一种是动态功耗，包括门翻转时负载电容为电路充放电的翻转功耗，以及PNOS和NMOS管都导通时的短路功耗；另一种是静态功耗，包括亚阈值泄漏电流（晶体管截止时的电流），栅极泄漏电流等。可以在各个层级去实现低功耗设计，但主要是从较高层面去考虑的。对功率器件来说降低功耗，主要就是更换材料，氮化镓相比于硅基的功率MOSFET和IGBT，开关损耗非常低，开关频率可以做到很大，所以比如充电器里最占地方的变压器可以做得非常小。（Nexperia：例如，将200 kW 逆变器的效率从95%提高到99%，就可以将满负载下的功率损耗从10 kW降低到2 kW，仅为之前的五分之一。这样一来，不但损耗可以减少8 kw（由此提高牵引功率），而且降低的冷却需求还可以减少用于冷却的能量消耗以及冷却系统的尺寸和重量。这就能实现更长的行驶里程，或是使用更小的电池达到相同的里程。）对于射频应用中的功放（PA）器件，这里降低功耗或许指的是在相同的功率密度下，提高Power-added efficiency（PAE），PAE描述了输入RF信号功率不变的情况下，PA输出的有用RF功率与输入电源功率之比。PAE通常用百分比表示，理想情况下PAE应该越高越好，因为这意味着PA能够将更多的输入电源功率转换为有用的输出RF信号功率。有很多工作来提高PAE，但这些讨论一般超出了传热问题的范围。

微观：电子-声子相互作用

（IEEE Transactions on Electron Devices, 2008, 55(6): 1306-1316.）

在粒子图像下，可以研究弹道输运和几个系统之间能量传递的非平衡效应。晶体管中的能量传递的基本流程是，电子从电场获得能量，将大部分能量传递给光学声子，光学声子退化成声学声子，声学声子作为热载流子，将热量输运到外层区域。所以这里一共看成是存在三个能量系统，包括电子、光学声子和声学声子。可以用温度来衡量某一个系统的能量水平，当几个系统处于平衡状态时，根据热力学第零定律，大家的温度就都相等，如果不平衡，那就需要为每一个系统定义一个温度，于是就有了电子温度\(T_{e}\)，光学声子温度\(T_{O}\)，和声学声子温度\(T_{A}\)（晶格温度）的概念。当然可以考虑得更细一点，认为不同声子支之间也是不平衡的，于是系统就更多了，可以把每个声子支再定义一个温度（Physical Review B, 2018, 98(13): 134309.）。温度的非平衡是由能量传递时间不匹配导致的，电子将能量传递给光学声子的过程很快，而光学声子将能量传递给声学声子的速度很慢，这会导致局域的光学声子温度高于晶格温度，这种现象也被称为phonon energy bottleneck。不同系统间的能量传递，完全通过散射来实现，因此A系统对B系统的影响，完全体现在B系统的散射率的变化上。GaN中电子运动的极性光学声子吸收和发射过程对应的散射率分别可以表示成， \[ \begin{aligned} \Gamma_{\text {pop }}^{\text {absorb }}(E)= & \frac{e^2 \omega_{\mathrm{op}} \sqrt{2 m_n^*}}{\hbar 8 \pi}\left(\frac{1}{\varepsilon_{\infty}}-\frac{1}{\varepsilon_0}\right) \frac{N_q}{\sqrt{\gamma(E)}} \\ & \times \ln \frac{\sqrt{\gamma\left(E+\hbar \omega_{\mathrm{op}}\right)}+\sqrt{\gamma(E)}}{\sqrt{\gamma\left(E+\hbar \omega_{\mathrm{op}}\right)}-\sqrt{\gamma(E)}} \\ & \times\left[1+2 \alpha\left(E+\hbar \omega_{\mathrm{op}}\right)\right] \end{aligned} \] 以及 \[ \begin{aligned} \Gamma_{\mathrm{pop}}^{\mathrm{emit}}(E)= & \frac{e^2 \omega_{\mathrm{op}} \sqrt{2 m_n^*}}{\hbar 8 \pi}\left(\frac{1}{\varepsilon_{\infty}}-\frac{1}{\varepsilon_0}\right) \frac{N_q+1}{\sqrt{\gamma(E)}} \\ & \times \ln \frac{\sqrt{\gamma(E)}+\sqrt{\gamma\left(E-\hbar \omega_{\mathrm{op}}\right)}}{\sqrt{\gamma(E)}-\sqrt{\gamma\left(E-\hbar \omega_{\mathrm{op}}\right)}} \\ & \times\left[1+2 \alpha\left(E-\hbar \omega_{\mathrm{op}}\right)\right] . \end{aligned} \] 其中\(\varepsilon_\infty\)和\(\varepsilon_0\)分别是高频和稳态的介电系数，\(\omega_\text{op}\)是光学声子频率，\(\hbar\omega_\text{op}\)是光学声子能量。\(\alpha\)是非抛物带的非抛物系数。对于GaN，在仅考虑LO声子支并且认为光学声子是非色散的（色散曲线是平的，能量与波矢无关），\(\hbar\omega_\text{op}\)可以取为\(91.2\,\mathrm{meV}\)。\(m_n^*\)是第n个valley的有效质量，\(N_q\)是波矢\(\mathbf{q}\)对应的声子数\(N_q = \left(e^{\hbar\omega/k_BT} - 1\right)^{-1}\)。这个散射率表达式中玻色分布的温度，当电子和声子处于热平衡的时候，就是晶格温度。而在器件沟道长度较短、电场强度较高时，热电子效应是显著的。就是说场强很高，电子在两次散射间获得的能量可能超过它在散射中失去的能量，从而使一部分电子的能量显著高于热平衡时的平均动能而成为热电子，此时几个系统间的能量不再平衡了。这时光学声子散射率表达式中光学声子玻色分布的温度应该用光学声子温度\(T_\text{op}\)来计算。然而沟道越短、电场强度越强，电子的速度过冲效应越明显，则光学声子比声学声子的温度越高，按理说电子被散射地越强。然而沟道越短，则电子越不容易被散射，这两个效应被抵消掉了。实际上，研究表明随着器件栅长的减小，自热效应引起的电流退化程度会减小，这是由于器件特性中更为明显的速度过冲效应导致的。这个效应会使载流子通过有源区域的时间变短，减小与声子的相互作用的概率，从而降低电流的退化程度。（IEEE Transactions on Electron Devices, 2008, 55(6): 1306-1316.）

每一套系统，我们都可以用两套方式来描述，一套是粒子式的描述，用蒙特卡洛来模拟载流子运动；一套是场式的描述，用有限元来求解控制方程。微电子的一些工作，一般是把电子部分用蒙特卡洛来模拟，声子运动的部分用有限元直接解水动力学方程，此时声子就变成“流体了”，系统间的非平衡靠不同系统的不同温度来体现（IEEE Transactions on Electron Devices, 2008, 55(6): 1306-1316.），侧重传热时可能会反过来（IEEE Transactions on Electron Devices, 2022, 70(2):409-417）。全粒子三维跨尺度电热耦合仿真是个相当麻烦的过程，只有很少的工作这样做过（2022 International Electron Devices Meeting (IEDM) (pp. 15-3). IEEE.; IEEE Transactions on Electron Devices, 2018, 65(3): 921-927.）。一方面对不同的系统需要用不同的模拟来进行，同时需要完成不同系统间的信息交换和多次迭代，又涉及了场的描述和粒子描述的差异问题：在电子的自洽仿真中，本身就需要求解电场的泊松方程，而且泊松方程预测的电场要直接作用到粒子上，需要进行无网格的粒子和有网格的场之间的信息交换，这类仿真被称之为Particle mesh，里面有很多算法，经典的比如Cloud in Cell（CIC），以及Particle-Particle-Particle-Mesh（P3M）等，除了半导体仿真，天体运动、等离子模拟、分子动力学模拟等领域都有相关的应用。在两套图像下，局域功耗的表达式也有所不同，但本质上都是反映了两个系统间的能量传递过程，

\[ Q^{\prime \prime \prime} = \frac{3 n k_B}{2}\left(\frac{T_e-T_{\mathrm{LO}}}{\tau_{e-\mathrm{LO}}}\right)\quad \text{or} \quad Q^{\prime \prime \prime} = \frac{1}{\Delta t} \sum\left(\hbar \omega_{e m s}-\hbar \omega_{a b s}\right) \] 另一个非平衡效应，是声子的选择性激发。声子并不是凭空产生的，是电子从光或者电场获得了能量后，才转化成声子的能量。在这个过程中，电子可能更倾向于和某些频率的声子发生相互作用，这时将热源看成是处于声子温度下的平衡分布，可能会引起错误的温度估计。在蒙特卡洛里，可以按照对应频率声子的比热容来进行抽样。在确定性方法里，在BTE里的热源项可以同样按比热乘一个权重系数。

在传热相关的研究，大概15年前左右，2000~2010年K. E. Goodson对电子-声子非平衡问题，针对硅基器件做了很多研究，实现了非平衡电子+声子BTE的全耦合仿真，代表性的工作包括（Proceedings of the IEEE. 94, 1587 (2006), Appl. Phys. Lett. 86, 082101 (2005), J. Heat Transfer 128, 638 (2005).）。类似的工作5年前左右（2017~2018），Qing Hao老师针对GaN做了电子-声子-FEM迭代的耦合仿真，但是声子MC是按照平衡分布抽样的（IEEE Transactions on Electron Devices 65 (3), 921-927 (2018).，International Journal of Heat and Mass Transfer 116C, 496-506 (2018).，Journal of Applied Physics 121, 204501 (2017).）。去年B. Vermeersch在IEDM上发表了建模相当复杂的3维器件瞬态/稳态电热仿真（2022 International Electron Devices Meeting (IEDM) (pp. 15-3)），但是并没有自洽地耦合电学仿真和声子BTE部分，只是单向地导入。Sukwon Choi, Nazli Donmezer, 和Samuel Graham的一些研究就更加工程化一点（Journal of Applied Physics 127, 044502 (2020)，IEEE Transactions on Electron Devices, 61(6), 2041-2048）。去年Hua Bao老师又对FINFET拿出来重新分析了一下选择性激发的一些影响，但是当然是组织了一个新的故事，把侧重点放在了小热源上面。但相比于宽禁带半导体器件，硅的MOSFET或者FINFET的缺点就是实验测温是没法做的。

（Pop E. Self-heating and scaling of thin body transistors[M]. stanford university, 2005.）

（Physical Review Applied, 2023, 19(1): 014007.）

宏观：电场和焦耳热

（IEEE Transactions on Electron Devices, 2019, 66(9): 3748-3755.）

在经典宏观的图像下，认为尺寸相对于自由程足够大，此时所有的输运都认为是扩散输运，因此弹道输运和速度过冲效应无法考虑。同时，整个系统中只存在一个温度分布，也无法考虑非平衡的能量传递过程。这时研究的侧重点从物理过渡到了设计以及一些更宏观的机理上，器件设计对场的分布及整体性能的影响，以及某个场的分布对另一个场的影响。比如加了场板整个电场会怎么变，这一类的问题。声子的自由程分布很广，从几个纳米到几个微米，电子的自由程相对较短，一般是几十个纳米。对于宽禁带这种尺寸相对比较大的器件来说，一般不需要从粒子层面去考虑电子的运动，采用TCAD+扩散漂移模型（DDM）就可以了（虽然TCAD也可以求解水动力学方程和Monte Carlo），求解电子连续性方程+泊松方程： \[ \begin{aligned} & \frac{\partial n}{\partial t}=\frac{1}{q} \nabla \cdot \mathbf{J}_{\mathbf{n}}+G-R \\ & \nabla \cdot(\varepsilon \nabla \psi)=-\rho=-q\left(p-n+N_D-N_A\right) \end{aligned} \] 通过DDM给出电流的本构关系， \[ \frac{\mathbf{J}_n}{q}=D_n \nabla n-n \mu_n \nabla \psi \] 计算焦耳热， \[ H = \vec{J}\cdot \vec{E} \]

这只是一个相当程度上简化的表达式，实际的各项表达式要更复杂一点。于是从产热的表达式就可以看到，局域热点是由局域电场峰产生的，让电场尖峰降低一些，局域产热密度也就下降了。这和防止局域电击穿的目的是一样的。

黑盒：动态功耗和静态功耗

CMOS电路是主要的数字电路之一，一个CMOS管由一个PMOS管和NMOS管组成，当\(V_{in}\)通入高电平的时候，PMOS管截止，NMOS管导通，\(V_{out}\)输出低电平；当\(V_{in}\)通入低电平的时候，NMOS管截止，PMOS管导通，\(V_{out}\)输出高电平。于是这个结构构成了一个反相器，即逻辑非门。

进一步可以用CMOS搭建与非门（只有输入全为1时，输出才为0，否则输出全为1），上面两个PMOS并联接高电平，下面两个NMOS串联接低电平。当A、B均接高电平时，上方截止，下方导通，输出低电平。当A、B有一个不是高电平时，下方就会截止，而PMOS默认就是导通状态，输出高电平。再进一步可以构造更复杂的逻辑电路。

CMOS电路中的功耗可以分为两大部分，静态功耗和动态功耗，动态功耗可以分为开关功耗和短路功耗两部分。对于单个NMOS或者PMOS来说，当保持稳定的开启状态时，电路会一直处于导通状态，这会导致持续的功耗。由于CMOS是一个NMOS和一个PMOS串联，理想的CMOS在保持稳定的状态下是没有功耗的，因为总是有一个管子处于断开状态，因此CMOS具有很低的静态功耗。然而即使晶体管处于耗尽状态，也存在一定的泄漏电流，这会导致一定的功耗，把这部分由泄漏电流产生的功耗称作静态功耗，也就是亚阈值泄漏功耗。开关功耗指的是电路在开关过程中为电容充放电过程所造成的功耗，当PMOS导通时，\(V_{DD}\)会对电路的负载电容充电，当NMOS导通时，刚刚充好电的负载电容会对\(V_{DD}\)放电，这部分切换过程产生的功耗叫作开关功耗，也称为反转功耗。短路功耗 (short-circuit power) 发生在反转瞬间，由于反转不是立刻完成的，因此会存在一个过渡时间，PMOS和NMOS同时导通，这时会出现由电源到地的直流导通电流，这部分功耗叫作短路功耗。 \[ P = I_\text{leak} V_\text{DD} + C_L V_\text{DD}^2 \alpha f + P_\text{SC} \] 其中\(\alpha\)是活动因子，\(C_L\)是负载电容，\(f\)是时钟频率，\(I_\text{leak}\)是亚阈值漏电流。

（https://vlsi-backend-adventure.com/power_analysis.html）

随着制程和供电电压的降低，亚阈值漏电在总功耗中占比愈来愈大，这是因为虽然供电电压减小了，但是晶体管的阈值电压没有相应降低。在小尺寸晶体管中，短沟道效应比如漏端引入的势垒降低效应（DIBL）也加重了这一问题。在MOSFET器件中，沟道区的势垒是由栅极（Gate）电压形成的，它控制着沟道区的电阻。然而，在小尺寸晶体管中，当漏极电压升高时，漏极电场会向沟道区扩散，这会导致沟道区的势垒高度降低，从而使得沟道区电阻降低，漏电流增加。

【👆 数字电路中的功耗。（a）CMOS反相器示意图。当负载电容\(C_L\)放电的时候，能量会通过NMOS的漏极以动态功耗的形式耗散掉（\(\sim fC_LV^2_\text{DD}\)）（b）130nm节点，\(V_T=0.4V\)，一个由50个CMOS反相器构成的串行单元在单位时钟周期的功耗会根据供电电压的变化呈现出一个最小值。（c）动态功耗和漏电功耗密度随着CMOS技术的变化。在现代CPU中，通过漏电散失的总功率可能等于或大于动态开关功率。曲线显示了比例的变化趋势。】

（Nano Research, 2010, 3: 147-169.）